>
常规的队列目的地可配置为从外部总线接收消息。
XX节所描述的内部总线通过一组位于微处理器集成电路内的总线缓冲器与外部总线连接。
下面的代码展示了设备连接至外部总线并将其片选号编码进地址的地址分配。
不过在安全总线中,外部总线是在缺省情况下不允许访问的资源。
而且,新开发的同步DRAM(SDRAM)意味着,RAM以与处理器外部总线相同的时钟速度工作。